（設計技術統括部）MASKエンジニア◇国内半導体工場◎年間休日120日以上◎
Rapidus株式会社
給与：400万円〜800万円
雇用形態：正社員
勤務地：東京都・海外
仕事内容
Fill:チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当します。
Retargeting:下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負います。
Kerf: CD(Critical Dimension 測定、アライメント、オーバーレイ、その他の計測要件などのプロセス制御ニーズのために工場で使用される KERF (またはフレーム/スクライブ) 内のマクロを作成する責任を負います。 KERF エンジニアは、配置制約の対象となる領域内にこれらの個別マクロを配置するための自動化のためのコード作成も行います。
Mask Release:マスク作成に関するスケジュールを調整し、後処理されたデータをマスク製造用のマスクメーカーに転送する責任を負います。 マスクセット全体の購買管理もします。
OJTでの研修教育を想定
応募資格
【専門性】 Re-targeting, KERF(Frame Generation), Fillに関する深い知識
【経験】
・ 半導体プロセス/プロセスの前提条件/プロセスデザインルール/物理レイアウトの基本的な理解
・アドバンスドノードの物理レイアウトを見て理解する能力
・Linux オペレーティング システムや複数言語でのプログラミング (例: Python、bash、groovy など) を含む EDA 環境の理解
・設計レイアウト操作スクリプトの開発経験 (理想的には IC Validator ランセットまたは Calibre SVRF)
・Dummy Fill、ブール演算、カラー処理、デザインのリターゲットなど、物理レイアウトのデザイン後のデータ処理ステップについての基本的な理解
・Cadence Virtuoso、Synopsys ICVWB または同様のツールなどの VLSI EDA ツールの使用経験。
・ソフトウェア エンジニアリングの自動化およびスクリプト作成の経験 (例: Linux プラットフォームでの Python および/またはシェル スクリプト)
・チーム環境でエラーをデバッグし、問題を解決する能力
・先端半導体技術（14nm以下）の知識
・マスクデータ準備、インライン計測、テストチップ、光近接効果に関する知識を有したマスクテープアウトオペレーションおよびロジスティックスでの勤務を含む半導体業界での経験
・マスクデータの準備、レチクルの構築と製造、レチクルフレームの構築経験
・デザイン ルール チェック (DRC) を含む、Cadence や Synopsys などの業界標準のレイアウト チェックおよび操作ツールを使用した経験
・Cadence SKILLやPcell作成の知識など、半導体設計レイアウトおよび電子設計自動化の経験
・Cadence MaskCompose または同様のソフトウェア パッケージに関する知識
・Job Deckデータ閲覧プラットフォームMEBESの利用経験
・リソグラフィーおよびレチクルの製造プロセスに関する知識
【使用ツール】： ICV, Calibre, Virtuoso, Mask Compose, ICVWB, Design Review, Hot Scope等
【語学力】： TOEIC 600 以上、もしくは同等程度
日本語 JLPT：N3取得済み、もしくは同等程度